LZS

  • Increase font size
  • Default font size
  • Decrease font size
Drucken

Testfreundlicher Schaltungsentwurf - Design-for-Test (DfT)

Allgemeine Informationen

  • Wahlmodul für BPT, EEI ,ME, IuK u. WING ab dem 5. Semester im WS
  • Vorlesung: Fr., 09:00 - 13:00 Uhr
  • abweichender erster Vorlesungstermin: Fr., 25.10.2019 09:00 - 13:00 Uhr
  • Ort: Seminarraum SR 01.030 am LZS (Röthelheim-Campus)
  • Zeitlicher Umfang: 2 SWS (Vorlesung) / ECTS: 2,5
  • Ansprechpartner: M.Sc. Feng Liu
  • Kontakt: Sekretariat LZS


Inhalt

Diese Vorlesung vermittelt die Grundlagen des Testfreundlichen Schaltungsentwurfs (Design-for-Test).  Schwerpunkte hierbei sind digitale Schaltungselemente mit detaillierten Darstellungen zu:

  • Fehlermodellierung
  • Prüfbus (Scan Design)
  • Eingebauter Selbsttest (Built-ln Self-Test)
  • Allgemeine Testbarkeitsprobleme

Als generelle Prinzipien, die auch für andere technische Disziplinen gültig sind, werden im Rahmen der Vorlesung herausgearbeitet:

  • Komplexität und ihre Beherrschung
  • Strukturierte und funktionsorientierte Methoden
  • Optimierungen im Entwicklungsprozess und ihre Abhängkeit von Marktsegmenten

Gliederung

lzs pfeil Einführung und Motivation

  • Test, Verifikation, Validierung
  • Physikalische Defekte, Qualität, Ausbeute
  • IC Herstellung, Test Insertions, Testautomatisierung

lzs pfeil Wirtschaftliche Bedeutung von Test und Testbarkeit

  • Gewinn- und Verlustrechnung
  • Entwicklunsgkosten
  • Bedeutung des Herstellvolumens
  • Qualitätslevel
  • Kosten für Diagnose und Kundenretouren

lzs pfeil Fehlermodelle als Steuergröße

  • Abstraktionsebenen
  • Defekte und Fehlermodelle
  • Fehlerüberdeckung
  • Testmusterentwicklung

lzs pfeil Techniken zur Fehlersimulation

  • Maschinenidentifikation
  • Komplexität der Fehlersimulation
  • Äquivalenzklassen
  • Nebenläufige Fehlersimulation
  • Andere Fehlersimulationsmethoden: Deduktive, Musterparallele

lzs pfeil Scan Design für digitale Schaltungen

  • Sequenzielle und kombinatorische Schaltkreise
  • Multiplexed FF Scan Design
  • Level Sensitive Scan Design

lzs pfeil Automated Test Pattern Generation

  • D-Kalkül
  • Branch-and-Bound Algorithmen

lzs pfeil Eingebauter Selbsttest

  • Prinzip
  • Elemente des Selbsttests
  • Pseudo-Zufallszahlengenerierung mittels LFSR
  • Andere Zufallszahlengeneratoren: CA, Ring Oscillators
  • Datenkomprimierung durch Signatureanalyse
  • Maskierungswahrscheinlichkeit
  • Eingebauter Selbsttest mit Scan-Ketten (STUMPS)

lzs pfeil Test von eingebetteten Speichern

  • Klassifizierung eingebetteter Speicher
  • Typische Defekte für Speicher
  • Testalgorithmen
  • Eingebauter Selbsttest und Signaturanalyse

lzs pfeil Halbleiter- und EDA-Markt

  • Marktpyramide für Elektronische Geräte
  • Marktbeteiligte
  • Stabile Verkaufspreise und steigende Funktionalität

lzs pfeil Teststeuerung, Leiterplatten- und Systemtest

  • Boundary-Scan, IEEE 1149.1 Standard
  • Testmode-Aktivierung

lzs pfeil Test von Analog- und Hochfrequenzmodulen

  • Typische Elemente und Parameter
  • Messungen und Überprüfen von Limits
  • Systemtest für Hochfrequenzmodule

lzs pfeil Systemstudien

  • System-on-Chip
  • Automobilelektronik
  • DRAM

lzs pfeil Zusammenfassung

  

 

Suche

LZS-Intern