Design eines Trainingsboards/Trainingsbauelements

Betreuer: M.Sc. Florian Deeg

Vortragender: Tianzhu Huang

Problemstellung: Boolesche Funktionen können durch logische Bauelemente realisiert werden. Wurde eine Funktion nicht strukturtreu entworfen, kann es sein, dass die Schaltung ein nicht vorhersehbares Verhalten aufweist. In asynchronen Schaltungen können dann Fehler wie Hazards, Races.. passieren. Um diese Fehler zu visualisieren, können Schaltungen aufgebaut und analysiert werden. Bisher wurden hierfür ICs in DIP-Gehäusen verwendet.

Problemlösung: Es soll ein Trainingsboard entworfen werden, welches es ermöglicht, grundlegende logische Schaltungen aufzubauen und die Fehler solcher aufzeigen kann. Der Aufbau soll leichter geschehen als mit den bisher genutzten DIP ICs, indem eine Platine mit den nötigen Bauelementen entworfen wird.

Durchführung:

• Theoretische Erarbeitung von Fehlern in asynchronen Schaltungen
• Entwurf logischer Funktionen, die solche Fehler beinhalten
• Platinenentwurf des Trainingsboards

Termin: 05.07.2018 14:15 Uhr