Platinenlayout mit EAGLE 6.6.0

Betreuer: Wolfgang Magerl

Vortragender: Jonas Bühlmeyer

Problemstellung: Um hochfrequente Halbleiterchips zu Testen, müssen die Zuleitungen zum Testsockel die gleiche Leitungslänge und den richtigen differentiellen Widerstand haben.

Problemlösung: Untersuchung eines bestehenden DUT – Boards anhand der oben genannten Kriterien. Berechnung und Entwurf eines designoptimierten Boards.

Durchführung:

• Einarbeitung in das Programm Eagle 6.6.0
• Möglichkeiten und Leistungsumfang des Programms darstellen, und
• an einer Beispielplatine die Leistungsfähigkeit des Programms veranschaulichen

Termin: 15.06.2015 14:15 Uhr