Untersuchung des JTAG Betriebs mittels Mikrochips
Betreuer: Dipl.-Ing. Farouk Babba
Vortragender: Zixuan Yu
Problemstellung: JTAG ist eine wichtige Komponente, die sich heutzutage in fast allen integrierten Schaltungen befindet. Sie dient dazu, sowohl die Verbindungen eines mit verschiedenen Bausteine bestückten Boards auf Fehler wie offene Leitungen und Kurzschlüsse als auch die innen der Bausteine zu überprüfen... Für diese Überprüfung ist die Boundary Scan Architektur innerhalb des JTAG dafür verantwortlich. Diese Architektur besteht aus Zellen, die zwischen den Pins und Core-logik der Integrierten Schaltung in einer verknüpften Kette eingebaut sind. Die Kette umfasst die gesamte I/O-Struktur der Integrierten Schaltung. Mit Hilfe der Boundary Scan Funktionalität können Verbindungen zwischen Pins mit Boundary Scan Funktion geprüft werden. Für die Verbindung der Boundary Scan Kette mit den Ein und Ausgänge des JTAG sollen bestimmte Instruktionen wie „Sample/Preload“ und „Extest“ geladen werden.
Für die Realisierung soll den Aufbau mit einer bestimmten Weise verschalten werden.
Problemlösung: Ziel der Arbeit einen Aufbau zu realisieren, der den JTAG Betrieb und die Boundary Scan Funktionalität überprüft. Es sollen dafür verschiedene Bausteine miteinander verschaltet werden. Die Untersuchung soll im dynamischen sowie in den statischen Betrieb stattfinden.
Durchführung:
- Einarbeiten in die JTAG und Boundary Scan Architektur
- Realisierung der Boundary Scan Architektur als in der Literatur angegebene Schaltung
- Modellierung und Entwurf einer Schaltung für die Überprüfung
- Untersuchung des Aufbau in verschiedene Betriebsarten
Termin: 05.07.2018 15:00 Uhr