Demo-Board für Interconnection-Test
Betreuer: Dipl.-Ing. Farouk Babba
Vortragender: Xumeng Zhang
Problemstellung: JTAG ist eine wichtige Komponente, die sich heutzutage in fast allen integrierten Schaltungen befindet. Sie dient dazu, sowohl die Verbindungen eines mit verschiedenen Bausteine bestückten Boards auf Fehler wie offene Leitungen und Kurzschlüsse, als auch das Innere der Bausteine zu überprüfen. Die Steuerung des JTAG erfolgt seriell über drei Standard Inputpins nämlich TCK als Test Clock, TMS für Test Mode Select, TDI für Test Data Input und einen Outputpin TDO für Test Data Output, sowie ein optionaler Inputpin TRST für Test Reset. Die Komponenten des JTAG bestehen aus einem Zustandsautomaten für dessen Steuerung, sowie aus einem Register und Multiplexer. Für die Überprüfung der Verbindungen auf Leiterplatten ist die Boundary Scan Architektur innerhalb des JTAG verantwortlich. Die Architektur besteht aus Zellen, die zwischen den Pins und der Core-Logik von Integrierten Schaltung in einer verknüpften Kette eingebaut sind. Die Kette umfasst die gesamte I/O-Struktur der Integrierten Schaltung (IC). Um die Funktionalität des JTAG besser zu verstehen wäre dessen Beobachtung durch eine manuelle Steuerung in der Praxis sinnvoll. Hierfür soll in dieser Arbeit ein JTAG Demo Board entwickelt werden.
Problemlösung: Um diese Funktion möglichst praxisnah auszuführen und vorzustellen sollte ein Demoboard entwickelt werden. Auf diesem Board sollen Drahtbrüche, oder Kurzschlüsse an den Verbindungspfaden zwischen mehreren ICs hergestellt werden können. Der manuell herbeigeführte Zustand sollte einerseits mittels LEDs signalisiert werden und anderseits entsprechend der Extest-Instruktion zur einer eindeutig richtigen Auswertung kommen.
Durchführung:
Die Durchführung ist in drei Teilen geplant:
- Einarbeiten in die JTAG und Boundary Scan Architektur
- Modellierung und Entwurf einer Schaltung für die Überprüfung
- Aufbau eines Demo Board für Interconnection-Test
Termin: 24.07.2019 10:00 Uhr