Asynchrone Pipelinestrukturen
Betreuer: M.Sc. Florian Deeg
Vortragender: Johannes Leinfelder
Problemstellung: Während synchrone Schaltungen heute Stand der Technik sind, steigt der Bedarf an asynchronen Schaltungen durch ihre inhärenten diversen Vorteile (geringere Leistungsaufnahme, bessere Systemperformance, keine Clock-Skew Problematik). Durch die fehlende Synchronisierung mit Hilfe einer Taktflanke können jedoch auch Fehler entstehen, wie z.B. Hazards, Races und Glitches. Ein asynchroner Entwurf bedarf zusätzlicher Methoden zu den bekannten Entwurfsmethoden für synchrone Schaltungen. Diese Methoden sind jedoch nicht sofort ersichtlich und auch nicht gängige Praxis. Um eine höhere Performance zu erhalten, werden in modernen Chips immer wieder asynchrone Pipelinestrukturen verwendet.
Problemlösung: Es sollen verschiedene Pipelinestrukturen mit unterschiedlichen Switching-Protokollen miteinander verglichen werden. Im nächsten Schritt soll eine beispielhafte Schaltung entworfen werden, welche die Prinzipien dieser Pipelines darstellt. Für eine belastbare Diskussion sollen die realisierten Pipelinestrukturen mit anderen asynchronen Entwurfsmethoden verglichen werden.
Durchführung:
- Einarbeitung in die Theorie (Pipelinestrukturen, Asynchronität, Switchingprotokolle)
- Modellierung einer Beispielschaltung
- Vergleich zu anderen Methoden
Termin: 17.07.2020 09:45 Uhr