Modellierung des RS-Buffers in LT Spice
Betreuer: Dipl.-Math. Mustafa Özgül
Vortragender: Ali Arad Ünsal
Problemstellung: Um Dual-Rail-Signale zu synchronisieren, indem lediglich Zustandsüber+führungen geschehen, wenn beide Signale disjunkt zueinander sind, werden RS-Buffer eingesetzt. Das bedeutet, dass es für single Event Opsets und Transitions zu keinen destruktiven Überlagerungen von Signalen kommt, welche zu fatalen Fehlern führen würden. Der RS-Buffer besteht aus einem Tri-State Treiber und einem Babysitter. Mittels dem Treiber kann ein Setz-, sowie ein Rücksetz-Signal propagiert werden. Das Setzsignal führt am Ausgang zu einer logischen 1, das Rücksetzsignal zu einer logischen 0. Sind die Eingangssignale nicht disjunkt, wird der Tri-State Treiber hochohmig und der Babysitter hält den alten Zustand. Um den RS-Buffer simulieren zu können, soll dieser in LT-Spice modelliert werden.
Problemlösung: Ziel der Arbeit ist es, ein Modell des RS-Buffers in LT-Spice zu entwerfen, welches die Realität möglichst genau wiederspiegelt.
Durchführung: Die Ziele sind wie folgt beschrieben:
- Einarbeitung in theoretische Grundlagen (RS-Buffer, LT-Spice)
- Auseinandersetzung mit dem Entwurf von Bauteilen in LT-Spice
- Modellierung des RS-Buffers in LT-Spice
- Simulation des fertig modellierten RS-Buffers
Termin: 31.01.2019 13:00 Uhr