ZuE2011

  • Schrift vergrößern
  • Standard-Schriftgröße
  • Schriftgröße verkleinern
Start Call for Papers

Call for Papers

Drucken
Sie können den Call for Papers hier auch als PDF herunterladen.

Termine

Einreichung der Beiträge: bis zum 15. April 2011

Benachrichtigung der Autoren: 10. Juni 2011


 

Zuverlässigkeit und Entwurf

Die Kooperationsgemeinschaft Rechnergestützter Schaltungs- und Systementwurf (RSS) der GI/GMM/ITG führt die Fachtagung „Zuverlässigkeit und Entwurf“ (ZUE) 2011 in Hamburg-Harburg durch.

Sicherheit und Robustheit mikroelektronischer Schaltungen und Systeme bilden dieses Jahr den besonderen Schwerpunkt der Fachtagung. Sicherheitskritische Anwendungen finden sich nicht mehr nur in der Luft- und Raumfahrt und in eng umgrenzten Bereichen wie etwa der Verkehrstechnik, sondern zunehmend in Massenanwendungen des alltäglichen Lebens. Beispielsweise stellen Elek-tromobilität, Autonomie und direkte Interaktion mit der Umwelt in „Cyber Physical Systems“ außerordentlich hohe Anforderungen an die Sicherheit, deren Verifizierung und Zertifizierung. Standards wie ISO 26262 haben entscheidenden Einfluss auf den Entwurfs- und Herstellungsprozess mikroelektronischer Systeme.

Die Sicherstellung der Robustheit solcher Systeme gegen innere und äußere Störungen betrifft den gesamten Lebenszyklus von der Steigerung der Ausbeute während der Fertigung über den Test nach der Produktion und im Betrieb bis zur Implementierung von Fehlertoleranzmaßnahmen.

Effektive und effiziente Lösungen können nicht mehr erzielt werden, in dem man einzelne Entwurfsebenen getrennt betrachtet, sondern verlangen die Umsetzung eines sogenannten „Cross Layer“ Ansatzes, der Ebenen übergreifend entwickelt werden muss. Aus diesem Grund haben sich die unterschiedlichen Fachgruppen des RSS zusammengetan, um die Entwicklung integrierter Lösungsansätze zu unterstützen. Ausbeute, Diagnosefähigkeit von mikro- und nanoelektronischen Systemen sollen durch Fehlertoleranz, integrierte Reparaturmechanismen und Diagnosehilfsmittel gewährleistet werden. Ihre Qualität ist durch entsprechende Entwurfs-, Verifikations- und Testverfahren über alle Systemebenen hinweg, von der Halbleiterbauelementeebene über die Steuergeräte bis zum gesamten System sicher zu stellen.

Zu diesen und angrenzenden Bereichen laden wir ein, wissenschaftliche Beiträge aus Theorie und industrieller Praxis einzureichen. Die Einsendungen werden einer umfassenden Begutachtung unterzogen und die angenommenen Artikel werden in einem Tagungsband veröffentlicht.

 

Themenbereiche

 

Entwurfsmethodik

  • Robuster Entwurf
  • Synthesis for Reliability and Yield

Eingebettete Systeme

  • Systemzuverlässigkeit beim Hardware/ Software Co-Entwurf
  • Verfügbarkeitsgarantien bei Degradation

Analoge Schaltungen

  • Robuster Entwurf
  • Modellierung von Ausfalleffekten

Verifikation digitaler Systeme

  • Korrektheit
  • Nachweis von Fehlertoleranz und Zuverlässigkeitseigenschaften

Beschreibungssprachen und Modellierung

  • Cyber-Physical-Systeme
  • Modellierung von Fehlertoleranz und Zuverlässigkeit

Layoutentwurf

  • Methoden für den 3D-Layoutentwurf
  • Fertigungsgerechter und fehlertoleranter Entwurf (DfM, DfY)

Testmethoden und Diagnose

  • Defekt- und Fehleranalyse
  • Test, Diagnose und Fehlertoleranz

Es sind Vorträge von ca. 20 Minuten Dauer mit anschließender Diskussion sowie Poster  vorgesehen. Die angenommenen Beiträge werden in einem zitierfähigen Tagungsband mit CDROM zusammengefasst.

Die Fachtagung findet in deutscher Sprache statt, es sind jedoch englischsprachige Beiträge und Vorträge willkommen. Die Beiträge sollten bis zu 8 Seiten umfassen. Es wird eine Möglichkeit zur elektronischen Einreichung geschaffen.

 

aktuelles

Das Tutorial "Hot Topics in Analog Design Automation for Yield and Reliability" findet leider nicht statt. Registrierungen für die Tagung können auch noch vor Ort erfolgen . . .

Kooperationspartner

Banner
Banner
Banner
Banner
Banner
Banner

Sponsoren

Banner
Banner
Banner