Entwurf eines JTAG TAP-Controllers
Betreuer: Dipl.-Ing. Farouk Babba
Vortragender: Xianshi Zeng
Problemstellung: Digitalbausteine werden heutzutage immer komplexer und haben auch immer mehr Anschlussleitungen (Pins). Sie führen die Anschlussleitungen mit immer kleineren Abständen nach außen, wobei auch die Gehäuseunterseiten mit Leiterbahnen bestückt sind. Diese Chips werden dichtgedrängt auf Platinen miteinander verbunden. Unter diesen Umständen ist es kaum noch möglich, die gewünschten Leitungen für einen Test zu kontaktieren.
Um dieses Problem zu lösen, wurde das JTAG Verfahren entwickelt. Damit ist es möglich, die Ausgangsleitungen schon im Inneren der Chips abzufragen und die Information seriell nach außen zu leiten.
JTAG ist eine zusätzliche Komponente, die sich heutzutage in fast allen integrierten Schaltungen befindet. Sie besteht aus Inputs, Outputs, Registern, etc. Das Herzstück des JTAGs ist der TAP-Controller. Er ist für die Zustandsüberführung (Steuerung) des State-Diagramms zuständig. Um richtige Testergebnisse zu bekommen, soll der TAP-Controller zuverlässig arbeiten. Diese ist in der Struktur der Schaltung zu beachten. Daher soll das Design richtig entworfen werden.
Problemlösung: Den Automat TAP-Controller auf Transistor Ebene als Schaltung entwerfen. Der Entwurf erfolgt über ein Simulationsprogramm (LT-Spice, Cadence…).
Durchführung:
- Theoretische Einarbeitung in den TAP-Controller über das State Diagramm (Zustandsgleichungen, z-Gleichungen, …).
- Eine Simulationssoftware auswählen, mit dem die Schaltung entworfen wird.
- Die benötigten Gatter und Flip-Flops aus Transistoren bauen und simulieren.
- Aus diesen Gattern den TAP Automaten entwerfen.
- Eingänge stimulieren und Ergebnisse zeigen.
Termin: 05.07.2018 09:30 Uhr