Untersuchung des JTAG Betriebs mittels Mikrochips
Betreuer: Dipl.-Ing. Farouk Babba
Vortragender: Johannes Strobel
Problemstellung: JTAG ist eine wichtige Komponente, die sich heutzutage in fast allen integrierten Schaltungen befindet. Sie dient dazu, sowohl die Verbindungen eines mit verschiedenen Bausteinen bestückten Boards auf Fehler wie offene Leitungen und Kurzschlüsse als auch Fehler im Inneren der Bausteine zu überprüfen. Für diese Überprüfung wird eine Boundary-Scan (BS) Architektur verwendet. Diese Architektur besteht aus Zellen, die zwischen den Pins und der Core-Logik der Integrierten Schaltung in einer verknüpfenden Kette eingebaut sind. Die Kette umfasst die gesamte I/O-Struktur der Integrierten Schaltung. Mit Hilfe dieser BS Funktionalität können Verbindungen zwischen Pins mit Boundary-Scan Funktion überprüft werden. Für die Verbindung der Boundary-Scan Kette mit Ein- und Ausgängen des JTAG sollen bestimmte Instruktionen wie „Sample/Preload“ und „Extest“ geladen werden. Für die Realisierung soll der Aufbau in einer bestimmten Weise verschalten werden.
Problemlösung: Ziel der Arbeit ist, einen Aufbau zu realisieren, der den JTAG Betrieb und die BS Funktionalität überprüft. Es sollen dafür verschiedene Bausteine miteinander verschaltet werden. Die Untersuchung soll im dynamischen sowie im statischen Betrieb stattfinden.
Durchführung:
- Einarbeiten in die JTAG und Boundary Scan Architektur
- Realisierung der Boundary Scan Architektur als in der Literatur angegebene Schaltung
- Modellierung und Entwurf einer Schaltung für die Überprüfung
- Untersuchung des Aufbau in verschiedene Betriebsarten
Termin: 24.07.2019 10:45 Uhr