Dual-Rail Domino-Logik im FPGA
Betreuer: M.Sc. Florian Deeg
FOPRA: Bharath Udayashankar
Problemstellung: Für sicherheitskritisches Design ist es das Ziel, Schaltungen ohne Single-Point-of-Failure zu entwerfen. In synchronen Schaltungen steht die globale Taktflanke für solch einen Single Point. Ziel ist es also, Schaltungen zu entwerfen, die keinen globalen Takt benötigen. Hierfür gibt es Schaltungen, die lokal synchron, jedoch global asynchron arbeiten und sich ihren Takt selbst erzeugen. Dual-Rail Domino-Logik kann für diesen Bedarf verwendet werden und bietet den Vorteil, dass die Funktion lediglich im Pull-Down realisiert wird und dadurch keine Strukturhazards mehr vorliegen.
Problemlösung: Es soll eine zweistufige Schaltung in Dual-Rail Domino-Logik entworfen und im FPGA strukturhazardfrei realisiert werden.
Durchführung:
Die Durchführung ist in drei Teilen geplant:
- Einarbeitung in die Theorie (Dual-Rail Domino-Logik, FPGA)
- Modellierung einer Beispielschaltung
- Realisierung im FPGA
Beginn: 01.12.2023
Ende: 01.03.2024